次世代イーサネット用LSI、周波数下げ電力4分の1に、日立、CMOS回路試作

次世代イーサネット用LSI、周波数下げ電力4分の1に、日立、CMOS回路試作。(2011/2/22)
 日立製作所は、消費電力を従来の4分の1に抑えた次世代高速通信向けの大規模集積回路(LSI)を開発した。ルーターなど通信機器の中に組み込み、光と電気の信号を変換するのに使う。回路の設計を工夫し、電力消費の少ないタイプの半導体を使ってLSIを作れるようにした。機器のの電力消費を減らせるほか、製造コストの削減にもつながる。

 情報通信研究機構の委託研究の成果。21日から米サンフランシスコで始まった半導体の国際学会「ISSCC」で発表する。

 開発したのは、2010年代中ごろの普及が見込まれる次世代高速通信規格「100ギガ(ギガは10億)ビットイーサネット」向けのLSI。現在の10倍の通信速度を出すため、高速で動くLSIが必要となる。

 これまで開発されたLSIでは、動作の速いシリコンゲルマ・・・ (新聞本文はまだ続きます)

(記事は本文の一部を掲載しています。)
[日経産業新聞]
by momotaro-sakura | 2011-02-25 14:34